Verilog硬體描述語言(HDL: Hardware Description Language)的設計理念在FPGA數位電路設計、超大型積體電路設計(VLSI)、及系統晶片(SOC)設計上均扮演著非常重要的角色,是軟硬體工程師在職場上必備的工具。
本課程的特色在於由淺而深、循序漸近的探討Verilog HDL的設計理念,並搭配精彩而簡易的設計範例,實際的在FPGA硬體板上徹底的實習數位電路設計。
本課程的最大目標是使學習者能夠快速的入門、快速的活用、具體的學習到Verilog HDL的設計技巧及經驗,以便增強在職場上的競爭力。
※上課時間 :歡迎機關團體或個人來電洽詢。
Designed by ezb2b2c